Так історично склалося, що процесори розвивалися швидше, ніж удосконалювався інтерфейс пам'яті. У підсумку галузь уперлася в так звану «стіну пам'яті» (memory wall), коли пропускна здатність при роботі з підсистемою пам'яті стала відставати від швидкості запиту процесора до даних в ОЗУ. У лютому 2011 року компанія Micron запропонувала «пробити стіну пам'яті» за допомогою перенесення контролера пам'яті в мікросхему пам'яті. При цьому саму пам'ять також слід було видозмінити, значно розширивши ширину шини даних. Значно! Комітет JEDEC назвав таку пам'ять High Bandwidth Memory (HBM), а компанія Micron - Hybrid Memory Cube (HMC), хоча обидві версії - це фактично одне й те саме.
Друга версія стандарту Hybrid Memory Cube, чистові специфікації якої були днями опубліковані на сайті консорціуму Hybrid Memory Cube Consortium (HMCC), обіцяє появу мікросхем HMC з максимальною пропускною здатністю до 480 Гбайт Для цього швидкість по одній лінії інтерфейсу HMC збільшена з максимального значення 15 Гбіт/с до 30 Гбіт/с. У загальному випадку мікросхеми HMC являють собою чотири вертикально покладені один на одного кристали пам'яті, поєднані з нижнім п'ятим шаром - контролером - за допомогою наскрізних вертикальних з'єднань TSVs. Зараз пам'ять HMC підтримують однокристальні збірки і FPGA-матриці компанії Altera, чіпсети для серверних платформ Fujitsu, а також процесори Intel Xeon Phi в поколінні Knights Landing. У різновиді пам'яті HBM технологія доступу до широкосмугової пам'яті буде підтримана компаніями AMD і NVIDIA. Але це вже інша історія.